ï»?!DOCTYPE html>
在设计控制器的印制电(sh¨´)路板时将¼‹¬äšg¾pȝ»Ÿ分äؓ(f¨´)两部分,一部分是以处理器äؓ(f¨´)核心(j¨©)的最ž®�系¾lŸ电(sh¨´)路,˜q™部分硬件电(sh¨´)路采用多层板设计åQŒ另一部分是协处理器最ž®�系¾lŸ和扩展ç”?sh¨´)èµ\åQŒ采用的双层板设计,两部分电(sh¨´)路经˜q‡驱动、隔¼›Õd�Ž通过多排针连接成ä¸ÞZ¸€个整体ã€?
ç”׃ºŽ嵌入å¼?a href="http://m.cdib.cn" target="_blank">‹Ȁ光打标机可能是在产品的èžR间等环境下工作,不可避免地要受到很强的外界干扎ͼŒ因此要采取一些抗òq²扰设计措施:
(1)ž®†硬件系¾lŸ分ä¸ÞZ¸¤部分åQŒåƈ˜q›行äº?ji¨£n)隔¼›»,以减ž®‘辅助处理器电(sh¨´)èµ\、扩展电(sh¨´)路及(qi¨¢ng)外部讑֤‡对ARM核心(j¨©)¾pȝ»Ÿ的媄(ji¨£ng)响,保证控制器的操作¾pȝ»Ÿ软äšg和应用程序的正常˜q�行;
(2)核心(j¨©)板的采用多层板设计增加的地层起到äº?ji¨£n)很好的屏蔽作ç”?
(3)在电(sh¨´)源芯片的输入、输出端和集成芯片的甉|º�引脚和地之间均放¾|®了(ji¨£n)滤æ‡L、去耦电(sh¨´)å®?特别是S3C2410A芯片å’?FPGA芯片的电(sh¨´)源和地引脚较多而且位置分散åQŒ需要对其设¾|®较多的去耦电(sh¨´)å®?
(4)对于˜qž接外部讑֤‡的通用开关信可‚¾“入、输出电(sh¨´)路采用光耦进行隔¼›»,外部讑֤‡采用外电(sh¨´)源供ç”?sh¨´),起到了(ji¨£n)很好的隔离作ç”?
(5)在进行电(sh¨´)路及(qi¨¢ng)元器件布局æ—Ӟ¼Œž®†模拟部分和数字部分分开åQŒåƈ且模拟部分远¼›»高速数字部分,重点考虑控制振镜的模拟电(sh¨´)压信可‚µ°¾U?
(6)对于甉|º�¾Uѝ€�地¾U¿和信号¾U¿要选择合适的布线宽度;
(7)对于˜qž接到扫描振镜系¾lŸ的模拟信号¾U¿的采用良好的屏蔽措施ã€?
嵌入式系¾lŸ抗òq²扰设计是一个很复杂的问题,抗干扰能力是嵌入式系¾lŸ的一个很重要的指标,除了(ji¨£n)单纯的硬件抗òq²扰设计åQŒ有时还需要采用硬件和软äšg¾l“合来实现抗òq²扰,提高嵌入式系¾lŸ的可靠性和½E›_®š性ã€?